Leistung von PCI Express optimieren SoCs werden zu Sprintern 14.03.2018 Bei der Integration von PCI Express IP in die neueste Generation von ARM-basierten System-on-Chip-Anwendungen der ...
Tools für die Chipentwicklung Starthilfe fürs Prototyping 06.06.2017 FPGA-basiertes Prototyping ist ein wesentlicher Arbeitsschritt bei der Chipentwicklung. In der Vergangenheit war das ...
Designs schneller verifizieren Nahtloser Datenaustausch zwischen Matlab und Virtuoso 18.05.2017 Cadence und MathWorks präsentieren eine neue Integration zwischen Matlab und der Virtuoso-Plattform zur ...
Erste DSP IP für neuronale Netze Upgrade fürs Maschinen-Gehirn 02.05.2017 Cadence präsentiert den ersten eigenständigen DSP IP Core für neuronale Netze. Der Tensilica Vision C5 DSP eignet ...
Simulation der dritten Generation Parallele Simulation - der Turbo für die SoC-Entwicklung 07.03.2017 Der Xcelium Parallel Simulator ermöglicht eine Simulation der dritten Generation mit parallelem Multi-Core-Computing.
Bluetooth 5: Erste Verifikations-IP verfügbar 10.01.2017 Ab sofort gibt es für die neueste Bluetooth-Generation die erste Verification VIP, gibt Cadence Design Systems bekannt.
Hochleistungs-DSPs Turbo für neuronale Netze 21.10.2016 Ein Convolutional Neuronal Network (CNN) ist ein auf Schichten basiertes System miteinander verbundener künstlicher ...
Schneller mit virtuellen Prototypen Optimierte Tools fürs Auto 13.10.2016 Ins Fahrzeug kommen zunehmend intelligente Innovationen, deren Funktionen in integrierte Steuergeräte ...
Frank Schirrmeister, Cadence Design Systems „So gelingt eine optimale Verifikation von Designs fürs IoT“ 23.05.2016 Die Verifikation von Designs für das Internet of Things (IoT) erfordert eine vertikale und horizontale Integration ...
Flex- und Rigid-Flex-Design Cadence erweitert OrCAD-Lösung 09.05.2016 Cadence Design Systems bietet einen neuen Release für OrCAD Capture, PSpice Designer und PCB Designer. Die neuen ...