Tools für die Chipentwicklung Starthilfe fürs Prototyping 06.06.2017FPGA-basiertes Prototyping ist ein wesentlicher Arbeitsschritt bei der Chipentwicklung. In der Vergangenheit war das ...
Designs schneller verifizieren Nahtloser Datenaustausch zwischen Matlab und Virtuoso 18.05.2017Cadence und MathWorks präsentieren eine neue Integration zwischen Matlab und der Virtuoso-Plattform zur ...
Erste DSP IP für neuronale Netze Upgrade fürs Maschinen-Gehirn 02.05.2017Cadence präsentiert den ersten eigenständigen DSP IP Core für neuronale Netze. Der Tensilica Vision C5 DSP eignet ...
Simulation der dritten Generation Parallele Simulation - der Turbo für die SoC-Entwicklung 07.03.2017Der Xcelium Parallel Simulator ermöglicht eine Simulation der dritten Generation mit parallelem Multi-Core-Computing.
Jüngste Generation Bluetooth 5: Erste Verifikations-IP verfügbar 10.01.2017Ab sofort gibt es für die neueste Bluetooth-Generation die erste Verification VIP, gibt Cadence Design Systems bekannt.
