Um die Frage der Informationsverarbeitung zu beantworten, konzentrieren sich Neurowissenschaftlerinnen und Neurowissenschaftler auf die Untersuchung von Gruppen von Neuronen – so genannten Mikroschaltkreisen – und das Zusammenspiel kleiner Hirnareale. Indem sie untersuchen, wie einzelne Neuronen zusammenarbeiten, um Schaltkreise zu bilden und komplexe Aufgaben zu erfüllen, entwickeln sie Modelle, die erklären, wie das Gehirn Informationen verarbeitet und – mit zunehmender Komplexität – wie aus der Aktivität der Neuronen ein Verhalten entsteht. Computersimulationen von Modellen neuronaler Netze spielen bei dieser Art von Untersuchungen eine entscheidende Rolle.
Die Simulation biologischer neuronaler Netze ist jedoch eine große Herausforderung
Klassische Hochleistungsrechner oder GPU-Cluster sind für die Durchführung solcher Simulationen nicht gut geeignet, während dedizierte Hardware-Lösungen mit einem Henne-Ei-Problem konfrontiert sind: Je mehr wir die neuronalen Schaltkreise verstehen, desto mehr ändern sich die Anforderungen an den Simulator.
Das Team von Professor Tobias Gemmeke, Lehrstuhl für Integrierte Digitale Systeme und Schaltungsentwurf der RWTH Aachen, hat nun ein Framework entwickelt, das genau auf die Notwendigkeit eingeht, einen schnellen und effizienten neurowissenschaftlichen Simulator zu entwickeln und gleichzeitig ein hohes Maß an architektonischer Flexibilität beizubehalten, um sich an den Fortschritt in diesem Bereich anzupassen. „Die hier beschriebenen Fortschritte sind atemberaubend. Simulationen, die viel schneller sind als Echtzeit, sind für die Untersuchung von Plastizität und Lernen, die sich über Stunden und Tage erstrecken, unerlässlich“, sagt Markus Diesmann, Direktor und Neurowissenschaftler am Forschungszentrum Jülich, welches Teil des Forschungsteams ist.
FPGA zur Kalibierung und Prüfung
Das Framework neuroAIˣ, besteht aus einem Software-Tool zur schnellen Bewertung neuartiger neuromorpher Architekturen und einem Hardware-Cluster, der derzeit aus 35 Field-Programmable Gate Array (FPGA)-Karten besteht. Der FPGA-Cluster hat eine doppelte Funktion: Einerseits dient er als Testumgebung zur Kalibrierung des Software-Tools und zur empirischen Prüfung der Effizienz der vorgeschlagenen Architekturen. Andererseits ist er selbst ein voll funktionsfähiger neurowissenschaftlicher Simulator, der die besten heute verfügbaren Plattformen sowohl in Bezug auf die Geschwindigkeit als auch die Energieeffizienz um den Faktor zehn übertrifft.
„Wir sind angenehm überrascht von der hohen Beschleunigung und der Energieeffizienz, die unser System erreicht hat, da der Schwerpunkt unserer Arbeit auf der Flexibilität und Reproduzierbarkeit des Simulatorsystems lag“, erklärt Kevin Kauth, Doktorand in der Gruppe von Tobias Gemmeke und einer der Hauptentwickler des Projekts.
Energieverbrauch muss nachhaltiger werden
Die Effizienz und Geschwindigkeit des FPGA-Clusters gehen Hand in Hand, und beides ergibt sich aus der Tatsache, dass er unter Ausnutzung bekannter neuromorpher Prinzipien entwickelt wurde. „Die Fähigkeiten der modernen künstlichen Intelligenz (KI) schießen in die Höhe – und damit auch der Energieverbrauch von Computerhardware. Die Menschheit muss sich dringend von der Biologie inspirieren lassen, um nachhaltige Wege zu finden, ‚intelligente‘ Berechnungen zu realisieren“, sagt Professor Gemmeke. Die hohe Energieeffizienz des realisierten FPGA-Clusters verspricht, dass eine von der Biologie inspirierte Computing-Architektur dazu beitragen kann, den CO2-Fußabdruck der zukünftigen KI zu verringern.
FPGA-Cluster zur Erforschung neuromorpher Architekturen
Der FPGA-Cluster kann auch verwendet werden, um neuromorphe Architekturen zu erforschen, die auf neuartigen memristiven Bauelementen basieren, wie sie in den Projekten Neurotec und NeuroSys erforscht werden – zwei vom deutschen Bundesministerium für Bildung und Forschung (BMBF) geförderten Großinitiativen zur Entwicklung neuromorpher Hardware der nächsten Generation. Memristoren (Kurzform von „memory resistor“) sind passive Schaltungselemente, deren Widerstand durch Anlegen einer externen Spannung programmiert werden kann.
Diese Eigenschaft macht sie zu idealen Kandidaten für die Entwicklung der Hardware-Analogie von Synapsen und verspricht, die Leistung neuromorpher Hardware zu steigern. Die Flexibilität des neuroAIx-Frameworks kann die gemeinsame Entwicklung von Software und Hardware auf der Grundlage dieser neuartigen Geräte erleichtern, indem das Verhalten neuartiger elektronischer Geräte auf FPGAs emuliert wird.
Gemmeke und seine Kollegen erwägen nun die Realisierung einer hochskalierten Version des FPGA-Clusters und einer Webschnittstelle, um Neurowissenschaftlerinnen und Neurowissenschaftlern sowie KI-Forschenden auf der ganzen Welt einen Cloud-Zugang zum Cluster zu ermöglichen.
