Vor drei Jahren hat Cree erstmals MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) auf Grundlage von Siliziumkarbid (SiC) auf den Markt gebracht. Die zweite Generation wurde im März vergangenen Jahres eingeführt und ist seit Dezember 2013 in Stückzahlen verfügbar. Diese Bausteine weisen im Vergleich zu konventionellen MOSFETs und IGBTs (Insulated-Gate Bipolar Transistors) auf Basis von Silizium einige Vorzüge auf. Dazu zählen höhere Energieeffizienz und eine niedrigere Verlustleistung. Außerdem zeichnen sich SiC-MOSFETs durch schnellere Schaltgeschwindigkeiten aus. Das erlaubt es, kompaktere induktive und kapazitive passive Komponenten einzusetzen. Entwickler haben dadurch die Möglichkeit, leichtere und kostengünstigere Systeme zu entwerfen. In der Praxis zeigt sich das beispielsweise bei Stromversorgungen, deren Volumen und Gewicht 30 bis
60 Prozent unter den Werten von Systemen liegen, die mit konventionellen MOSFETs bestückt sind.
Die typischen Einsatzgebiete von SiC-MOSFETs sind unter anderem Hilfsstrom-Aggregate von Schienenfahrzeugen sowie Industrienetzteile. Ein weiteres Anwendungsfeld sind Solarstromanlagen. Dort lassen sich diese Bausteine in Photovoltaik-Wechselrichtern verwenden. Ein zukunftsweisendes Einsatzgebiet von SiC-MOSFETs ist der Bereich Elektromobilität. Die Komponenten sind wegen ihres hohen Effizienzgrades von bis zu 96 Prozent für den Einsatz in Fahrzeugen mit einem Hybrid-Antrieb und in reinen Elektromobilen prädestiniert.
Siliziumkarbid weist im Vergleich zu Silizium als Material von Halbleitern folgende Vorteile auf:
eine größere Kanalweite (Band Gap): Dadurch unterstützt SiC um den Faktor 10 stärkere elektrische Felder als Silizium,
eine höhere thermische Leitfähigkeit: Dies ermöglicht eine drei Mal so hohe Energiedichte,
eine zehn Mal höhere Zuverlässigkeit.
SiC-MOSFETs vs. Si-Bausteine
Die Grundlage von SiC-MOSFETs ist eine planare DMOS-Topologie (Double-Diffused MOS). Man hat sie früher bei Silizium-MOSFETs verwendet. Ein Charakteristikum von SiC-MOSFETs ist, dass sie selbstsperrend sind. Das heißt, die Kanalzone ermöglicht das Fließen eines Stroms von den Source-Anschlüssen durch den Kanal unterhalb des Gates und durch den JFET-Bereich und schließlich durch die Driftregion, sobald eine Gate-Spannung angelegt wird. Der Gesamtwiderstand (RDS(on)) entspricht der Summe aus Kanal-, JFET- und Drift-Widerstand. Die Driftregion wird durch den Durchmesser der Epitaxial-Schicht definiert, welche die Sperrspannung des Bausteins im abgeschalteten Zustand bestimmt.
Eine Besonderheit von SiC-MOSFETs ist, dass sie im Vergleich zu Silizium-Komponenten nur etwa 10 Prozent der Drift-Dicke benötigen, um eine bestimmte Sperrspannung zu erreichen. Das ist auch der Grund dafür, dass bei Silizium-MOSFETs der Driftwiderstand den RDS(on)-Wert dominiert, sobald die Sperrspannung einige 100 Volt übersteigt. Folglich ist wegen des höheren Widerstands eine größere Die-Fläche erforderlich. Nur dann lässt sich ein akzeptabler RDS(on)-Wert erreichen.
Ergebnis: Si-MOSFETs sind größer und damit teurer. Zudem eignen sie sich wegen der hohen kapazitiven Verluste nur für bestimmte Schaltfrequenzen.
IGBTs bei Spannungen >600 V
Mit der Superjunction-Technik lassen sich bei Silizium-MOSFETs bei Spannung von bis zu circa 600 Volt annehmbare Leitungsverluste bei akzeptablen Designkosten erzielen. Bei mehr als 600 Volt kommen meist Silizium-IGBTs zum Zuge. Sie vereinen eine hochohmige Gate-Struktur zum Schalten des Bausteins mit einer bipolaren Leitungsregion. Das ergibt einen Baustein, der sich einfach ansteuern lässt, akzeptable Sperreigenschaften aufweist und geringe Leitungsverluste verursacht.
Ein Schwachpunkt von Silizium-IGBTs sind die Schaltverluste. Weil die Hauptleistung über eine bipolare Sperrschicht fließt, muss die in der Sperrschicht gespeicherte Ladung bei jedem Einschalten des Bausteins abgeleitet werden. Das verursacht Deaktivierungsströme und damit hohe Energieverluste im Schaltbetrieb. Anders bei SiC-Bauelementen: Sie erlauben den Einsatz einer unipolaren MOSFET-Struktur für Anwendungen mit hohen Sperrspannungen. Damit sind ähnliche Leitungsverluste wie bei IGBTs möglich, allerdings mit einem kleinen Die mit entsprechend niedriger Kapazität. Daher treten keine Verluste durch Deaktivierungsströme auf.
Die Leitungs- und Schaltverluste von SiC-MOSFETs sind bei 1.200 Volt nur 20 bis 50 Prozent so hoch wie bei Si-MOSFETs und IGBTs. Der Unterschied ist umso größer, je höher die Sperrspannung ist. Mittlerweile sind SiC-MOSFETs der zweiten Generation für 1.200 und 1.700 Volt in großen Stückzahlen verfügbar.
2. Generation an SiC-MOSFETs
Die zweite Generation der SiC-MOSFETs weist noch bessere Leistungswerte auf. Um das zu erreichen, wurden die Widerstände reduziert. Das minimiert die Verluste in den Komponenten und erlaubt es, kleinere Dies einzusetzen. Da der Driftwiderstand durch die geforderte Sperrspannung vorgegeben wird, sind allerdings nur schrittweise Verbesserungen möglich.
Die größte Herausforderung beim SiC-DMOS-Design besteht darin, die Gate-Struktur und Kanal-Geometrie zu optimieren, um dadurch die Transkonduktanz (Steilheit) der Gate-Region zu erhöhen. Dies hat man durch eine Optimierung der Fertigungsprozesse und der Bausteine selbst erreicht. SiC-MOSFETs der zweiten Generation weisen daher eine über 30 Prozent bessere Steilheit auf. Dadurch konnte die Die-Fläche um über 35 Prozent verkleinert werden. Somit passen mehr Chips auf einen Wafer und die Komponentenkosten sinken.
Kompaktere Bausteine haben weitere Vorzüge, etwa eine höhere Energieeffizienz und optimierte Schalteigenschaften. Zudem wurde die Kanalmobilität verbessert. Dies reduziert die Kapazitäts- und Gate-Ladungswerte und damit die Schaltverluste auf der Systemebene. Die ICs der zweiten Generation schalten schneller und verlustärmer, was höhere System-Schaltfrequenzen bei gleichem oder besserem Systemwirkungsgrad erlaubt.
Tipps für Entwickler
Wichtig für Entwickler ist, dass sie die geringeren Kapazitäten und höheren Schaltgeschwindigkeiten beim Treiberdesign berücksichtigen. Diese Faktoren können zudem die EMI-Eigenschaften beeinflussen. Schnellere Schaltvorgänge erfordern zudem eine höhere Sorgfalt beim Design der Leiterplatte und der Auswahl der Bauelemente. Ein externer Gate-Widerstand kann dabei helfen, Schwingungen und EMI-Probleme zu reduzieren.
Ebenfalls zu beachten ist, dass der RDS(on)-Wert bei den neuen SiC-MOSFETs bei höheren Temperaturen stärker zunimmt. Doch auch bei relativ geringen Schaltfrequenzen bewirken die niedrigeren Schaltverluste der zweiten SiC-MOSFET-Generation eine Minimierung der Systemverluste. Auf der Systemebene sind Einsparungen bei den Materialkosten von rund 10 Prozent zu erwarten, wenn die System-Induktivitäten und Kühlkörper für eine höhere Schaltfrequenz und einen besseren Wirkungsgrad dimensioniert werden.
Diverse Optimierungen
Zum Abschluss noch ein Blick auf einen weiteren Faktor: Cree fertigt die neuen SiC-MOSFETs in großen Stückzahlen und mit rationelleren Verfahren. Optimierungen des Designs und der Prozesse sorgen zudem für robustere und zuverlässigere Produkte. Das zeigt sich an den höheren maximalen Sperrschichttemperaturen und erweiterten Gate-Spannungsspezifikationen. Bei unterschiedlichen Treiberspannungen ergeben sich daher bessere Leistungswerte – was wiederum das Design von Treibern vereinfacht.
