Achronix Semiconductor, Anbieter von Hochleistungs-FPGAs und eingebetteten FPGAs (eFPGA IP), hat die Multiphysik-Simulation von Ansys zur erfolgreichen Abnahme seines neuesten FPGAs, des Speedster7t AC7t1500, verwendet. Der Chip verfügt über 7-nm-Siliziumtechnologie, was eine hohe Bandbreite für anspruchsvolle Verarbeitungsaufgaben liefert. Dazu gehören Künstliche Intelligenz, maschinelles Lernen und Netzwerkinfrastruktur.
Achronix setzte Ansys RedHawk und Ansys Totem ein, um die Stromversorgungsintegrität und die thermische Zuverlässigkeit der IP-Blöcke des Chips zu prüfen. Ansys Pathfinder war wiederum für die Analyse von Schaltkreisen mit elektrostatischer Entladung (ESD) zuständig.
„Der Wechsel zur 7-nm-Silizium-Prozesstechnologie verbessert zwar die Leistung unserer Bauteile, erhöht aber auch unseren Bedarf an Multiphysik-Verifikation“, sagt Chris Pelosi, Vice President of Hardware Engineering bei Achronix. „Daher verlassen wir uns auf die Genauigkeit und die hohe Kapazität der Ansys-Plattform, die uns Zugang zu einer breiten Palette von Stromversorgungs-, Wärme- und Zuverlässigkeitsprüfungen für unseren Speedster7t-AC7t1500-FPGA bietet.“
Cloud-Ausführung auf tausenden CPU-Kernen
Ansys RedHawk, Totem und Pathfinder basieren auf der Ansys-SeaScape-Big-Data-Analyseplattform für das Design elektronischer Systeme. Sie umfasst eine Cloud-Ausführung auf tausenden von CPU-Kernen und ermöglicht in Verbindung mit der CPU-Leistung ultragroße Vollchip-Leistungsanalysen mit hoher Kapazität und Skalierbarkeit.
„Die Entwicklung der fortschrittlichsten und anspruchsvollsten Halbleiter erfordert die fortschrittlichsten und anspruchsvollsten Werkzeuge zur genauen Vorhersage komplexer elektronischer und thermischer Hochgeschwindigkeitseffekte“, sagt John Lee, Vice President und General Manager der Business Unit Halbleiter, Elektronik und Optik bei Ansys. „Das breite Multiphysik-Simulationsportfolio von Ansys, kombiniert mit unseren Cloud-nativen Plattformen und Optimierungswerkzeugen, hilft unseren Kunden, das Design und die Leistung modernster Halbleitertechnologie zu verbessern und gleichzeitig Designrisiken und Produktausfälle zu reduzieren.“
